Radio được xác định bằng phần mềm, USRP-LW 2940, 40MHz

USRP-LW 2940 là nền tảng vô tuyến do phần mềm định nghĩa (SDR) hiệu suất cao, có thể mở rộng để thiết kế và triển khai các hệ thống truyền thông không dây thế hệ tiếp theo.Nó bao gồm một USRP-LW X310 và hai bo mạch con WBX-LW 40MHz RF

CácUSRP-LW 2940kiến trúc phần cứng kết hợp hai khe cắm bo mạch con băng thông mở rộng với băng thông lên đến 40M từ 50 MHz đến 2,2 GHz.Và nó có nhiều giao diện tốc độ cao để lựa chọn (cổng PCIe, Gigabit / 10 Gigabit Ethernet), cũng như Kintex-7 FPGA giàu tài nguyên, do người dùng lập trình.Ngoài ra,USRP-LW 2940sử dụng trình điều khiển UHD đa nền tảng mã nguồn mở, với một số lượng lớn các khuôn khổ phát triển, kiến ​​trúc tham chiếu tương thích và các dự án nguồn mở.

Là lõi xử lý kỹ thuật số củaUSRP-LW 2940XC7K410T FPGA cung cấp kết nối tốc độ cao giữa tất cả các thành phần chính.Bao gồm giao diện người dùng RF, giao diện máy chủ và bộ nhớ DDR3.FPGA mặc định cung cấp tất cả UHD để điều khiển chuyển đổi kỹ thuật số xuống và chuyển đổi kỹ thuật số, tinh chỉnh tần số và một số khối chức năng DSP khác.Người dùng có thể tận dụng không gian trống của Kintex-7 FPGA giàu tài nguyên, cộng với khung phát triển RFNoC do USRP hỗ trợ, để phát triển và triển khai các mô-đun xử lý DSP của riêng họ.

CácUSRP-LW 2940Bộ thiết bị bao gồm: mộtUSRP-LW 2940thiết bị chính, cáp Gigabit, bộ chuyển đổi SFP + Gigabit, bộ chuyển đổi nguồn, cáp USB2.0 JTAG, đầu nối SMA Cáp RF 4 gốc.

Bảng so sánh hiệu suất FPGA của Dòng cổng Ethernet và Dòng X

CácUSRP-LW 2940cung cấp nhiều loại giao diện tốc độ cao để bạn lựa chọn.Trên bảng điều khiển của thiết bị, cổng Gigabit Ethernet là một trong những cách kết nối đơn giản và thông dụng nhất.Đối với các ứng dụng có băng thông mở rộng và độ trễ thấp, chẳng hạn như nghiên cứu PHY / MAC, X310 cung cấp giao diện bus hiệu quả PCIe x4 cho hoạt động xác định này.Khi ứng dụng sử dụng ghi mạng hoặc xử lý đa nút, cổng 10 Gigabit là lựa chọn tốt nhất.

CácUSRP-LW 2940bao gồm nhiều tính năng bổ sung sẽ giúp ích cho một số ứng dụng không dây khác.Ví dụ, trong thiết kế FPGA, DDR3 1GB trên bo mạch chủ có thể được sử dụng làm bộ đệm dữ liệu và lưu trữ dữ liệu.GPSDO bên trong tùy chọn cung cấp tham chiếu tần số chính xác cao khi được đồng bộ hóa với hệ thống GPS với độ trễ đồng bộ hóa dưới 50ns.Cho phép người dùng điều khiển các thành phần bên ngoài như bộ khuếch đại và công tắc thông qua giao diện GPIO, hỗ trợ đầu vào như trình kích hoạt sự kiện và quan sát các tín hiệu gỡ lỗi.CácUSRP-LW 2940cũng bao gồm một bộ điều hợp JTAG bên trong cho phép các nhà phát triển dễ dàng tải và gỡ lỗi các hình ảnh FPGA mới.